DDR DQRD數(shù)據(jù)讀測試 DQWR數(shù)據(jù)寫測試，眼圖測試

DDR3內(nèi)存的發(fā)展

　　早在2002年6月28日，JEDEC就宣布開始開發(fā)DDR3內(nèi)存標準，但從目前的情況來看，DDR2才剛開始普及，DDR3標準更是連影也沒見到。目前已經(jīng)有眾多廠商拿出了自己的DDR3解決方案，紛紛宣布成功開發(fā)出了 DDR3內(nèi)存芯片，從中我們仿佛能感覺到DDR3臨近的腳步。而從已經(jīng)有芯片可以生產(chǎn)出來這一點來看，DDR3的標準設計工作也已經(jīng)接近尾聲。

　　半導體市場調(diào)查機構(gòu)iSuppli預測DDR3內(nèi)存將會在2008年替代DDR2成為市場上的主流產(chǎn)品，iSuppli認為在那個時候DDR3的市場份額將達到55%。就具體的設計來看，DDR3與DDR2的基礎架構(gòu)并沒有本質(zhì)的不同。從某種角度講，DDR3是為了解決DDR2發(fā)展所面臨的限制而催生的產(chǎn)物。

　　由于DDR2內(nèi)存的各種不足，制約了其的廣泛應用，DDR3內(nèi)存的出現(xiàn)，正是為了解決DDR2內(nèi)存出現(xiàn)的問題，具體有：

　　更高的外部數(shù)據(jù)傳輸率 

　　更先進的地址/命令與控制總線的拓樸架構(gòu) 

　　在保證性能的將能耗降低

　　為了滿足這些要求，DDR3內(nèi)存在DDR2內(nèi)存的基礎上所做的主要改進包括：

　　8bit預取設計，DDR2為4bit預取，這樣DRAM內(nèi)核的頻率只有接口頻率的1/8，DDR3-800的核心工作頻率只有100MHz。

　　采用點對點的拓樸架構(gòu)，減輕地址/命令與控制總線的負擔。 

　　采用100nm以下的生產(chǎn)工藝，將工作電壓從1.8V降至1.5V，增加異步重置（Reset）與ZQ校準功能。

DDR3內(nèi)存的封裝

　　從規(guī)格來看，DDR3仍將沿用FBGA封裝方式，故在生產(chǎn)上與DDR2內(nèi)存區(qū)別不大。由設計的角度上來看，因DDR3的起跳工作頻率在1066MHz，這在電路布局上將是一大挑戰(zhàn)，特別是電磁干擾，也將反映到PCB上增加模塊的成本。

　　預計在DDR3進入市場初期，其價格將是一大阻礙，而隨著逐步的普及，產(chǎn)量的提升才能降低成本。