DDR測試,抖動測試,時序測試,高速電路板測試
channel > DIMM > rank > chip > bank > row/column
channel （對應多個DDR控制器）> DIMM（內(nèi)存插槽） > rank（一次訪問位寬決定，也成物理bank） > chip（1個chip大多是4bit/8bit/16bit等，組成一個rank，配合完成一次訪問的位寬要求。這就是顆粒） > bank（顆粒里的logic-bank，DDR3一般對應8個bank存儲體） > row/column
DDR頁和行的概念理解
DDR logic bank的row就是行，對應行地址選中等。
DDR頁的概念，是針對刷新或者訪問來說的，舉例，一個rank可能有4個chip組成，一個chip里可能有8個bank，每一個bank有N個行。頁指的是一個rank里每個chip，所有bank的一個行地址；注意不是一行，是多行，行數(shù)是chip數(shù)目*bank數(shù)目。
DDR頁，可以講為一個rank里每個chip的行地址
（ps：在一個rank里，每個chip的地址是相同的。因為多個chip組成一個總數(shù)據(jù)位寬。DDR接口的cs信號，叫chip select，其實是rank（一組chip）的 select）。
DDR頁的概念，后續(xù)會講到頁命中、頁miss等，跟cache page原理一樣。
SDRAM開始是時鐘下降沿采樣，數(shù)據(jù)傳輸速率和頻率是1:1關(guān)系，即一個周期可傳輸1bit數(shù)據(jù)；
------------------------------------
